CMOS LOGICAL CIRCUIT

Patent Number:

JP60037822

Publication date:

1985-02-27

Inventor(s):

MASUDA NORITAKA; others: 01

Applicant(s):

MITSUBISHI DENKI KK

Requested Patent:

JP60037822

Application Number: JP19830147491 19830810

Priority Number(s):

IPC Classification:

H03K19/21; H03K19/094

EC Classification:

Equivalents:

Abstract

PURPOSE:To decrease number of required elements by using an inverter and a transmission gate to form an exclusive OR circuit.

CONSTITUTION:An input signal "A" of a terminal 1 is fed to an inverter 19a consisting of CMOS transistors (TRs) 17a, 17b and also fed to a gate of the transmission gates 16a, 16b comprising the CMOS TRs. The input signal A is fed similarly to the transmission gates 16a, 16b. An input signal B is fed to the drain of the transmission gate 16b and also to an inverter 19b comprising CMOS TRs 18a, 18b and further, an output of the inverter 19b is fed to the drain of the transmission gate 16a. An OR output of the gates 16a, 16b is obtained from a terminal 3 and its output becomes an exclusive OR output of the input signals "A", "B".

Data supplied from the esp@cenet database - I2

Japanese Patent Laid-Open No. SHO 60-37822

From the third line in the lower left column to the eleventh line in the lower right column:

Also, Fig. 6 is a circuit diagram showing part of the EX-OR shown in Fig. 5 by logic symbols. In the figure, reference numeral 16a denotes a first transmission gate consisting of a first P-channel CMOS transistor and a second N-channel CMOS transistor. Reference numeral 16b denotes a second transmission gate consisting of a third P-channel CMOS transistor and a fourth N-channel CMOS transistor. Reference numerals 17a and 17b denote P-channel CMOS transistors, respectively. Reference numerals 18a and 18b denote N-channel CMOS transistors, respectively. Reference numerals 19a and 19b denote inverters, respectively. Reference numeral 20 denotes the output terminal of the inverter 19a that outputs an output signal J. Reference numeral 21 denotes the output terminal of the inverter 19b that outputs an output signal I.

Next, operation of the above-described CMOS logic circuit will be described. First, when an input signal A is 0, the output signal J of the inverter 19a is 1. Therefore, the first transmission gate 16a is made off (non-conducting condition), and the second transmission gate 16b is made on (conducting condition). Because of this, the state of an input signal B, as it is, is transmitted to an output signal C that is output from the output terminal 3. Conversely, when the input signal A is 1, the first transmission gate 16a is made on, and the second transmission gate 16b is made off. Because of this, a signal \overline{B} , which is the inverted state of the input signal B, is transmitted to the output signal C that is output from the output terminal 3. In this way, the CMOS logic circuit can operate according to the truth table shown in Fig. 3.

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-37822

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和60年(1985)2月27日

H 03 K 19/21 19/094 8124-5 J 8326-5 J

審査請求 未請求 発明の数 2 (全5頁)

図発明の名称 CMOS論理回路

②特 願 昭58-147491

②出 願 昭58(1983)8月10日

郊発明者 増田

紀降

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

砂発 明 者 本 郷

勝信

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明細 物質

1. 発明の名称

CMOS 論理回路

2. 特許請求の範囲

(1) 第1の入力信号が入力する第1の入力端子と、 この第1の入力信号の否定信号が入力する第1の 否定入力端子と、第2の入力信号が入力する第2 の入力端子と、この第2の入力信号の否定信号が 入力する第2の否定入力端子と、Pチャネルの第 1の CMOS トランジスタとNチヤネルの第2の CMOS トランジスタからなる第1 のトランスミッ ションゲートと、 P チャネルの第3の CMOS トラ ンジスタとNチヤネルの第4の CMOS トランジス タからたる第2のトランスミッションゲートとを 備え、上記第1の CMOS トランジスタのソースと 第2の CMOS トランジスタのソースとが接続され たのち第2の否定入力端子に接続され、第1の CMOS トランジスタのゲートが第1の否定入力端 子に接続され、第2のCMOSトランジスタのゲー トと第3の CMOS トランジスタのゲートとが接続

されたのち第1の入力端子に接続され、第3のCMOSトランジスタのソースと第4のCMOSトランジスタのソースとが接続されたのち第2の入力端子に接続され、第4のCMOSトランジスタのゲートが第2の否定入力端子に接続され、第1のCMOSトランジスタのドレイン・第3のCMOSトランジスタのドレイン・第3のCMOSトランジスタのドレインが共通に接続されたのち出力端子に接続されて柳成され、正論理ではイクスクルーシブ・オアとして機能し、負論理ではイクスクルーンプ・ノアとして機能することを特徴とするCMOS論理回路。

(2)第1の入力信号が入力する第1の入力端子と、 との第1の入力信号の否定信号が入力する第1の 否定入力端子と、第2の入力信号が入力する第2 の入力端子と、との第2の入力信号の否定信号が 入力する第2の否定入力端子と、Pチャネルの第 1のCMOSトランジスタとNチャネルの第2の CMOSトランジスタからなる第1のトランスミン

ションゲートと、 P チャネルの第3の CMOS トラ ンジスタとNチャネルの第4の CMOS トランジス タからなる第2のトランスミッションゲートとを 備え、第1のCMOSトランジスタのソースと第2 の CMOS トランジスタのソースとが接続されたの ち第2の否定入力端子に接続され、第1のCMOS トランジスタのゲートが第1の入力端子に接続さ れ、 第2の CMOS トランジスタのゲートと第3の CMOSトランジスタのゲートとが接続されたのち 第1の否定入力端子に接続され、第3の CMOSト ランジスタのソースと第 4 の CMOS トランジスタ のソースとが接続されたのち第2の入力機子に接 続され、第4の CMOS トランジスタのゲートが第 1の入力端子に接続され、第1のCMOSトランジ スタのドレイン、第2の CMOS トランジスタのド レイン、第3の CMOS トランジスタのドレインお よび第4の CMOS トランジスタのドレインとが共 - 通に接続されたのち出力端子に接続されて構成さ れ、正論理ではイクスクルーシブ・ノアとして機 能し、負論理ではイクスクルーシブ・オアとして

機能するととを特徴とする CMOS 論理回路。

3. 発明の詳細な説明

(発明の技術分野)

との発明は CMOS トランジスタを用いて構成した排他的論理和(イクスクルーンプ・オア、以下 EX-OR と言う) および排他的論理和の否定(イクスクルーンプ・ノア、以下 EX-NOR と言う)の論理機能を持つ CMOS 論理回路に関するものである。

〔従来技術〕

第1図は従来のCMOS 論理回路を示す回路図であり、特にCMOSトランジスタを用いて構成された EX-OR の正論理回路(「0」を低電圧レベル・「1」を高電圧レベルとする)である。同図において、(1)は入力信号Aが入力する第1の入力端子、(2)は入力信号Bが入力する第2の入力端子、(3)は出力信号Cが出力する出力端子、(4a)および(4b)は電源端子、(5a)~(5e)はアチャネルのCMOSトランジスタ、(6a)~(6f)はNチャネルのCMOSトランジスタである。

なお、上記構成による EX-OR の論理記号による

回路図を第2図に示し、その真理値表を第1表に示すことができる。この第2図に示す EX-OR において、(7) はアンドゲート、(8a) および(8b) はノアゲートである。

第 1 表

٨	出力		
A	В	С	
0	0	0	
1	0	1	
0	1	1	
1	1	0	

第3図は従来のCMOS 論理回路を示す回路図であり、特にCMOSトランジスタを用いて構成したEX-NOR の正論理回路である。同図において、(9)は入力信号 D が入力する第1の入力端子、(10)は入力信号 E が入力する第2の入力端子、(11)は出力信号 C が出力する出力端子、(12a)~(12e)はPチャネルのCMOSトランジスタ、(13a)~(13e)

はNチャネルの CMOS トランジスタである。

なお、上記構成による EX-NOR の論理記号による回路図を第4 図に示し、その真理値表を第2 表に示すことができる。この第4 図に示す EX-NOR において、(14)はオアゲート、(15a) および(15b) はナンドゲートである。

第 2 表

٨	カ	出力	
D	E	F	
0	0	1	
1	0	0	
0	1	0	
1	1	1	

しかしながら、従来のCMOS 論理回路は多数のCMOSトランジスタ(例えば共に10個)必要とするため、これらの回路を集積回路で構成すると、占有面積が大きくなり、配線の静な容量も大きくなり、しかも容量負荷の増大によつて論理スイン

特開昭60- 37822(3)

チング時間も長くなるなどの欠点があつた。

(発明の概要)

したがつて、この発明の目的は回路構成に必要な CMOSトランジスタの数を少なくし、集積回路を小さな占有面積で実現し、さらに配線や他の静 世容量 および容量負荷を小さくでき、スイッチング時間を短かくするととができる CMOS 論理回路を提供するものである。

このよりな目的を達成するため、この発明は第1の入力信号が入力する第1の入力端子と、この第1の入力信号の否定信号が入力する第1の否定入力端子と、第2の入力信号が入力する第2の入力信号の否定信号が入力する第2の否定入力端子と、アチャネルの第1のCMOSトランジスタとNチャネルの第2のCMOSトランジスタからなる第1のトランスミッションゲートと、アチャネルの第3のCMOSトランジスタからなる第2のトランスミッションゲートとを備え、上記第1のCMOSトランジスタのソースと第2の

CMOSトランジスタのソースとが接続されたのち 第2の否定入力端子に接続され、第1の CMOSト ランジスタのゲートが第1の否定入力端子に接続 され、第2のCMOSトランジスタのゲートと第3 の CMOS トランジスタのゲートとが接続されたの ち第1の入力端子に接続され、第3のCMOSトラ ンジスタのソースと第4の CMOS トランジスタの ソースとが接続されたのち第2の入力端子に接続 され、第4の CMOS トランジスタのゲートが第2 の否定入力端子に接続され、第1のCMOSトラン ジスタのドレイン、第2の CMOS トランジスタの ドレイン,第3の CMOS トランジスタのドレイン および第4の CMOS トランジスタのドレインが共 通に接続されたのち出力端子に接続されて桝成さ れ、正論理ではイクスクルーシブ・オアとして機 能し、負齢理ではイクスクルーシブ・ノアとして 機能するものであり、以下爽施例を用いて詳細に 脱明する。

〔発明の実施例〕

第5図はこの発明に係る CMOS 論理回路の一実

施例を示す回路図であり、特に CMOS トランジス タを用いて構成した EX-OR の正論理回路である。 また、第6図は第5図に示す EX-ORの一部を論理 記号で示した回路図である。何図において、(16a) はPチャネルの第1のCMOSトランジスタとNチ ヤネルの第2の CMOS トランジスタから構成され る第1のトランスミツションゲート、(16b)はP チャネルの第3の CMOS トランジスタとNチャネ ルの第4の CMOS トランジスタから構成される第 2のトランスミッションゲート、(17a)および(17b) はPチャネルの CMOS トランジスタ、 (18a) およ ぴ (18b) は N チャネルの CMOS トランジスタ、 (19a) および (19b) はインバータ、(20)は出力信 号Jを出力するインバータ(19a)の出力端子、 (21)は出力信号 I を出力するインパータ (19b) の 出力端子である。

次に上記機成による CMOS 論理回路の動作について説明する。まず、入力倡号 A が「0」の場合、インパータ (19a) の出力信号 J は「1」となるので、第1 のトランスミツションゲート (16a) はオフ

(非導通)となると共に、第2のトランスミッションゲート(16b)はオン(導通)となる。このため、出力端子(3)から出力する出力信号でには入力信号Bの状態がそのまま伝えられる。逆に、入力信号Aが「1」の場合、第1のトランスミッションゲート(16a)がオンとなると共に、第2のトランスミッションゲート(16b)がオフとなるので、出力端子(3)から出力する出力信号でには入力信号Bの逆転した状態の信号 Bが伝えられる。このようにして、第3 表に示す真理値表により動作することができる。

第 3 表

入力		出力		
A	В	С	J	I
0	O	0	1	1
1	0	1	0	1
0	1	1	1	U
. 1	- 1	0	0	U

第7図はこの発明に係る CMOS 論理回路の他の 奥施例を示す回路図であり、特に CMOS トランジ スタを用いて構成した EX-NOR の正論理回路であ る。また、第8図は第5図に示す EX-NOR を一部 論理記号で示した回路図である。同図において、 (22a) は P チャネルの第 1 の CMOS トランジスタ とNチャネルの第2の CMOS トランジスタから樽 成される第1のトランスミッションゲート、(22b) は P チャネルの第 3 の CMOS トランジスタと N チ ヤネルの第2の CMOS トランジスタから榕成され る第2のトランスミッションゲート、(23a) およ び(23b)はPチャネルの CMOS トランジスタ、 (24a) および (24b) は N チャネルの CMOS トラン ジスタ、(25a)はPチャネルの CMOS トランジス タ (23a) と N チャネルの CMOS トランジスタ (24a) からなるインバータ、(25b)はPチヤネルの CMOS トランジスタ (23b) とNチャネルの CMOS トラン ジスタ(24b)からなるインパータ、(26)は出力信 号 K を出力するインパータ (25a) の出力端子、 (27)は出力信号 Lを出力するインパータ (25b)の

出力端子である。

次に上記樽成による CMOS 論理回路の動作について説明する。まず、入力信号 Dが「0」の場合、インパータ (25b)の出力信号 Lは「1」となるので、第1のトランスミッションゲート (22a)はオン(導通)になると共に、第2のトランスミッションゲート (22b)はオフ(非導通)になる。このため、出力端子 (11)から出力する出力信号 Fには、入力信号 Bの反転した状態 Eが出力する。逆に、入力信号 Dが「1」の場合、インパータ (25b)のので、第1のトランスミッシの信号 Lは「0」となるので、第1のトランスミッシックート (22a)はオフ(非導通)になると共にのよりには入力増子 (11)から出力する出力信号 Fには入り信号 Eの状態がそのまま伝えられる。このようにして、第4 製に示す理値表により励作することができる。



第 4 表

入力		出力		
D	E	F	L	к
0	0	1	1	1
1	0	0	0	1
ο	1	0	1	0
1	1	1	0	0_

なお、上述の実施例では論理「0」を低電圧レベル、論理「1」を高電圧レベルとする正論理について説明したが、論理「0」を高電圧レベル、論理「1」を低電圧レベルとする負論理を使つたときには正論理の EX-OR がこのときの EX-OR として機能し、正論理の EX-NOR がこのときの EX-OR として機能することはもちろんである。

〔発明の効果〕

以上詳細に説明したように、この発明に係る CMOS論理回路によればインパータとトランスフ アゲートを用いて构成することによつて、必要な トランジスタの数を少なく(例えば8個)するととができるので、集戦回路で構成する場合には少ない占有面積で実現でき、配線、他の静電容量および容量負荷を小さくでき、スイッチング時間を短かくするととができる。しかも、出力端子(20)、(21)、および出力端子(26)、(27)から、入力信号の逆転した出力が得られるので、インバータを必要とする他の回路とインバータを共用できるなどの効果がある。

4. 図面の簡単な説明

第1図は従来のCMOS 論理回路を示す回的図、 第2図は第1図のイクスクルーンプ・オアを論理 記号で示した回路図、第3図は従来の他のCMOS 論理回路を示す回路図、第4図は第3図のイクス クルーンプ・ノアを論理記号で示した回路図、第 5図はこの発明に係るCMOS 論理回路の一央施例 を示す回路図、第6図は第5図に示すイクスクル ーシプ・オアの一部を論理記号で示した回路図、 第7図はこの発明に係るCMOS 論理回路の他の実 施例を示す回路図、第8図は第7図に示すイクス

特開昭60- 37822 (5)

クルーンプ・ノアの一部を論理記号で示した回路 図である。

(1)・・・・第1入力端子、(2)・・・・第2 入力端子、(3)・・・出力端子、(4a)および (4b)····電源端子、(5a)~(5e)····P チャネルの CMOS トランジスタ、 (6a) ~ (61) ・ ・・・N チャネルの CMOS トランジスタ、(7)・ ・・・アンドゲート、(8a) および (8b)・・・・ ノアゲート、(9)・・・・第1入力端子、(10)・ ・・・第2入力端子、(11)・・・・出力端子、 (12a)~(12e)···· P チャネルの CMOS トラ ンジスタ、 (13a) ~ (13e) · · · · Nチャネルの CMOSトランジスタ、(14)・・・オアゲート、 (15a) および (15b) · · · ナンドゲート、(16a) ····第1のトランスフアゲート、(16b)·· ・・第2のトランスフアゲート、(17a)および (17b)・・・・Pチャネルの CMOS トランジスタ、 (18a) および (18b)・・・・ Nチャネルの CMOS トランジスタ、 (19a) および (19b) ・・・・イン バータ、(20) および(21) ・・・出力端子、

(22a)・・・・第1のトランスフザゲート、(22b)
・・・・第2のトランスフアゲート、(23a) および(23b)・・・・ P チャネルの CMOS トランジスタ、(24a) および(24b)・・・・ N チャネルの
CMOS トランジスタ、(25a) および(25b)・・・・ インパータ、(26) および(27)・・・・ 出力端

なお、図中、同一符号は同一または相当部分を 示す。

代理人 大岩增雄

